Кеш Toshiba на основе STT-MRAM на 80 % экономичнее SRAM- Новости ИТ - Сервис
 
Главная страница


комплексные ИТ-решения

ВАШИ ИДЕИ
СТАНУТ РЕАЛЬНОСТЬЮ!

  
   


Самый полный
спектр ИТ-услуг
  Решения в области
Информационных технологий
 
 
 

 

 Главная  /  Новости  /  новости IT-рынка  /  Кеш Toshiba на основе STT-MRAM на 80 % экономичнее SRAM

Новости

Кеш Toshiba на основе STT-MRAM на 80 % экономичнее SRAM
05.03.2015, 03:25:01 
 
p>Несмотря на то, что конференция ISSCC 2015 закончилась ещё на прошлой неделе, компания Toshiba только сейчас опубликовала сообщение о разработке новой схемы STT-MRAM, которая была представлена в ходе одного из докладов.

House of Japan

House of Japan

Как утверждается, предложенная технология по энергопотреблению на 80 % экономичнее традиционной SRAM-памяти. При этом время доступа составляет всего 3,3 нс. STT-MRAM Toshiba является самой энергоэффективной среди всех типов встраиваемой памяти.

House of Japan

House of Japan

В последние годы рынок SoC развивается бурными темпами. Двигателем отрасли является растущий спрос на чипы для Интернета вещей, носимой электроники, смартфонов, облачных дата-центров. В этих приложениях ёмкость SRAM-памяти ощутимо увеличилась, соответственно возросли и требования к энергоэффективности. Одной из проблем SRAM являются токи утечки, которые неизбежно возникают и приводят к сравнительно большим потерям энергии. На днях мы уже упоминали об уникальном чипе для Интернета вещей с мощностью утечки всего 400 пиковатт. Toshiba, в свою очередь, считает перспективным решением проблемы использование в качестве кеша энергонезависимой памяти, такой как STT-MRAM. Но периферийные управляющие схемы также потребляют сравнительно большую мощность, поэтому даже при использовании экономичной памяти проблема энергоэффективности всей системы кеш-памяти в целом остаётся актуальной.

Для решения данной задачи компания разработала схему с высокоскоростным переключением между активным и выключенным состояниями (длительность перехода составляет менее 100 нс). Дальнейшие усовершенствования позволили ещё больше сократить потребляемую мощность в процессе чтения и записи данных.

Конечной целью проекта является создание таких схем, которые позволят сократить общую потребляемую мощность чипов на 90 %. Toshiba надеется завершить свою разработку уже в текущем финансовом году.

Источник:


Источник: 3DNews

 
 
Новости:    Предыдущая Следующая   
 Архив новостей

Разделы новостей:

Подписаться на новости:

 

Поиск в новостях: