Корпорации Micron Technology и Intel выйдут на рынок со своей собственной многослойной 3D NAND флеш-памятью почти на три года позже Samsung Electronics. Однако, в отличие от южнокорейского гиганта, компании планируют развернуть масштабное производство 3D NAND в кратчайшие сроки. Более того, уже к концу этого календарного года Micron будет предлагать твердотельные накопители (solid-state drives) на основе многослойной энергонезависимой памяти практически для всех сегментов рынка.

3D NAND разработки Intel и Micron

Разработанные Intel и Micron микросхемы памяти 3D NAND* первого поколения имеют ёмкость 256 Гбит (в случае с двухбитовыми ячейками MLC) или 384 Гбит (в случае с трёхбитовыми ячейками TLC). Подобные микросхемы имеют 32 слоя чисел (word line), объединённые линиями разрядов (bit line) и специальными межслойными соединениям TSV (through silicon via). Размер страницы (page size — наименьший участок NAND флеш-памяти, который может быть записан) у новых устройств энергонезависимой памяти составляет 16 Кбайт, тогда как размер блока (erase block — наименьшая область NAND, которая может быть стёрта) — 16 (MLC) или 24 (TLC) Мбайта. Для оптимизации производительности и энергопотребления памяти, в IMFT 3D NAND встроена возможность частичного чтения страницы (поскольку операционные системы рассчитаны на использования блоков данных размеров 4 Кбайт). Однако, чтобы задействовать данную возможность, требуется поддержка со стороны контроллера и прошивки. Контроллер и микропрограмма должны быть достаточно продвинутыми, чтобы эффективно управлять блоками размером 16 – 24 Мбайта (размеры блоков в случае планарной NAND флеш-памяти составляют 2, 4 или 6 Мбайт).

Заявленная износоустойчивость микросхем IMFT 3D NAND весьма посредственна: около 3000 циклов перезаписи/стирания для MLC при использовании методов коррекции ошибок на основе алгоритма с малой плотностью проверок на четность (low-density parity-check code, LDPC) или же при помощи кодов Боуза — Чоудхури — Хоквингема (БЧХ-коды, BCH) и около 1500 циклов перезаписи/стирания для TLC при использовании тех же алгоритмов коррекции. Реальная износоустойчивость может оказаться выше по мере того, как технологический процесс Intel Micron Flash Technologies будет совершенствоваться.

Для уменьшения площади микросхемы Intel и Micron разработали архитектуру CMOS under the array (КМОП под массивом), которая предполагает установку большей части логики (декодеры адресов, буферы страницы и т. д.) под массив памяти. Площадь чипа IMFT 3D NAND первого поколения составляют около 168,5 мм², а плотность записи — 1,52 Гбит/мм² (согласно Chipworks), что является хорошим показателем, сравнимым со вторым поколением 3D V-NAND. Для сравнения: 128-Гбит MLC 3D V-NAND микросхема Samsung (c 32 активными слоями) имеет площадь 84,3 мм² и плотность записи 1,52 Гбит/мм², согласно данным TechInsights.

Микросхемы IMFT 3D NAND используют интерфейс ONFI 4.0 и поддерживают скорости передачи данных в 533 и 667 МТрансфер/с (мегатрансферов в секунду).

Планы по массовому производству

Источник: 3DNews