Samsung в этом году представила мощные 32-нм чипы Exynos 4 Quad с четырьмя ядрами Cortex-A9 и Exynos 5 Dual с двумя ядрами Corext-A15. Но, судя по программе участия в проходящей в феврале конференции International Solid-State Circuits Conference (ISSCC), корейский гигант не собирается замедлять темпы.

Samsung расскажет о своём новом 28-нм 8-ядерном чипе Exynos. Если быть точнее, то это система на чипе, оснащённая двумя кластерами по 4 ядра. Один кластер оснащается мощными высокопроизводительными ядрами, работающими на частоте 1,8 ГГц, а другой — простыми энергоэффективными ядрами с рабочей частотой 1,2 ГГц. Судя по описанию, чип также оснащается 2 Мбайт кеш-памяти L2.

Описание говорит о том, что два 4-ядерных кластера нового чипа Samsung будут взаимодействовать в рамках технологии ARM big.LITTLE. В результате такой процессор при нагрузке в играх или других сложных задачах использует мощные ядра Cortex-A15, а в более простых случаях переключается на ядра Cortex-A7. Таким образом, несмотря на физическое размещение 8 ядер на кристалле, система будет видеть только 4 ядра, и работать одновременно будет только до 4 ядер. В некоторой степени это напоминает подход NVIDIA в Tegra 3, где 4-ядерный процессор на деле является 5-ядерным (одно энергоэффективное ядро Cortex-A9 используется для простейших фоновых задач).

«Мы ожидаем, что чип Samsung будет первым процессором, использующим технологию big.LITTLE, — говорит старший аналитик Linley Group Кевин Круэлл (Kevin Krewell). — Ядра A7 способны обеспечивать работу большей части функций смартфона, а ядра A15 необходимы только для задач, где требуется максимальная производительность, например, для игр».

Согласно ожиданиям, чип Samsung и аналогичные модели от Qualcomm и NVIDIA будут выпущены в 2013 году, причём они будут конкурировать с планшетными версиями процессоров Intel Haswell. Между прочим, в отличие от предыдущих лет Intel решила не рассказывать ничего нового о своих процессора на мероприятии ISSCC.

Однако Intel поделится сведениями о разработанной в своих лабораториях технологии масштабируемой 64-линейной межчиповой связи с суммарной полосой пропускания 1 Тбит/с, энергоэффективность каналов варьируется в диапазоне от 0,8 до 2,6 пикоджоулей на бит, а совокупное энергопотребление шины при 32-нм техпроцессе составляет не более 2,6 Вт (аналогичные технологии сегодня требуют до 20 Вт питания). Подобные технологии могут использоваться в энергоэффективных микросерверах вроде тех, что основаны на чипах Atom.

Отдельно NVIDIA расскажет о 20-Гбит/с последовательной межчиповой связи, выполненной в 28-нм техпроцессе и имеющей энергоэффективность 0,54 пикоджоулей на бит. Такая технология связи может быть частью семейства процессоров Project Denver, которое давно разрабатывается в недрах NVIDIA и будет рассчитана на применение в широком спектре устройств, от ноутбуков до суперкомпьютеров.

Источник: 3DNews